2008年03月01日

Verilog HDLシミュレータVeritakがNotepad++に対応

国産Verilog HDLシミュレータとして人気のVeritakが、
Notepad++に対応しました。
対応バージョンとプラグインソースが公開されています。

【関連ページ】
Veritak
1. Verilog Simulator & FPGA &CPUのページ
2. Notepad++チュートリアル

タブによるソースファイル切り替えなど、多くの要望が
網羅されており、RTLデバッグなどで威力を発揮しそうです。

また現在、現状リリースバージョンの開発と平行して
SystemVerilogや高速化への対応検討も進められています。
posted by ぽっぽファクトリー at 17:11 | Comment(0) | TrackBack(0) | 組み込み・回路設計
この記事へのコメント
コメントを書く
お名前: [必須入力]

メールアドレス:

ホームページアドレス:

コメント: [必須入力]

認証コード: [必須入力]


※画像の中の文字を半角で入力してください。
この記事へのトラックバックURL
http://blog.sakura.ne.jp/tb/11673541
※言及リンクのないトラックバックは受信されません。

この記事へのトラックバック